PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-353035

(43)Date of publicati n of applicati n: 19.12.2000

(51)Int.CI.

G06F 3/00 H03K 19/0175 H04N 5/335

(21)Application number: 2000-131252

2000-131252 28.04.2000 (71)Applicant: CONEXANT SYST INC

(72)Inventor: RANDY M CHAN

FERRY GUNAWAN TROTTA DINO D

(30)Priority

(22)Date of filing:

Priority number: 99 302090

Priority date: 29.04.1999


Priority country: US

(54) SIGNAL COMMUNICATION INTERFACE FORMED BY INTEGRATING SINGLE-END TYPE AND DIFFERENTIAL TYPE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an interface circuit to realize both of single-end output having compatibility with many existent external device and differential output by which noise reduction and lowering of power interface in an interface with the external devices are expected by using only the minimum number of pins.

SOLUTION: The interface circuit 100 is provided with single-end electric circuits 106, 107 and a differential electric circuit 108, single-end and differential signals are switched by complementary ENSE and ENDF signals. Data transfer width is set as word width, data is transferred once by every clock in a single- end mode, however, the data is transferred twice by every clock in each edge of the clock in a differential mode.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of r jection]

[Date of requesting appeal against examiner's decisi n of

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-353035 (P2000 - 353035A)

(43)公開日 平成12年12月19日(2000.12.19)

(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(容考)
G06F 3	3/00	G06F 3/00	L .
H03K 19	·	H 0 4 N 5/335	Z
	5/335	H 0 3 K 19/00	101R


		審查請求	未請求 請求項の数16 OL (全 8 頁)
(21)出願番号	特顏2000-131252(P2000-131252)	(71)出願人	599022443 コネクサント システムズ インコーポレ
(22)出顧日	平成12年4月28日(2000.4.28)		イテッド アメリカ合衆国、カリフォルニア州
(31) 優先権主張番号	09/302090		92660-3095、ニューボート ピーチ、エ
(32) 優先日	平成11年4月29日(1999.4.29)		ム/エス イー09-900、ジャムボリー
(33) 優先権主張国	米国(US)		ロード 4311
	·	(72)発明者	
	•		アメリカ合衆国 カリフォルニア州
			92677 ラギュナヒルズ ピアエストリー
			ル 30542
		(74)代理人	100090446
			弁理士中島 司朗
			最終質に続く

(54) 【発明の名称】 シングルエンド型および差分型を統合した信号通信インタフェース

(57) 【要約】

【課題】 既存の外部デバイスの多くと互換性を備える シングルエンド出力および外部デバイスとのインタフェ ースにおけるノイズの低減と電力インタフェースの低下 とを見込める差分出力の両方を、最小限の数のピンのみ 使用して実現するインタフェース回路を提供する。

【解決手段】 インタフェース回路100は、シングル エンド電気回路106、107と差分電気回路108と を備え、相補的なENSE信号とENDF信号とでシン グルエンドか差分信号かを切り替える。データ転送幅は ワード幅に設定されており、シングルエンドモードで は、データはクロックごとに1回転送されるが、差分モ ードでは、クロックごとに2回、クロックの各エッジに おいて転送される。



【特許請求の範囲】

【請求項1】 第1の信号出力線に接続された第1のシ ングルエンドインタフェースと、

1

第2の信号出力線に接続された第2のシングルエンドイ ンタフェースと、

第1の出力線に接続された通常信号出力と第2の信号出 力線に接続された補完信号出力とを備える差分インタフ ェースと、を有するデータインタフェース回路であっ τ.

前記データインタフェース回路の出力が、シングルエン ドインタフェース出力と差分インタフェース出力の間で 選択可能であること、

を特徴とするデータインタフェース回路。

【請求項2】 前記シングルエンド出力が選択された場 合、おのおのの信号出力線で、クロックサイクル毎に1 ビットが転送されること、

を特徴とする請求項1に記載のデータインタフェース回 路。

【請求項3】 前記差分出力が選択された場合、クロッ クの第1のエッジにおいて全出力ビットの半分が転送さ 20 : れ、前記クロックの第2のエッジにおいて前記出力ピッ トの残り半分が転送され、使用するピンの総数は前記シ ングルエンドインタフェースと同じであること、

を特徴とする請求項2に記載のデータインタフェース回 路。

【請求項4】 CMOSイメージセンサチップに組み込 まれていること、

を特徴とする請求項3に記載のデータインタフェース回 路。

ス回路の組を複数、更に有すること、

を特徴とする請求項3に記載のデータインタフェース回

【請求項6】 シングルエンドおよび差分インタフェー ス回路の組を5組有して10本の出力線を駆動するこ

を特徴とする請求項5に記載のデータインタフェース回 路.

【請求項7】 データ転送幅が、CMOSイメージセン サの出力のワード幅に設定されていること、

を特徴とする請求項5に記載のデータインタフェース回 路。

【請求項8】 第1の信号出力線に接続された第1のシ ングルエンドインタフェースと、

第2の信号出力線に接続された第2のシングルエンドイ ンタフェースと.

第1の出力線に接続された通常信号出力と第2の信号出 力線に接続された補完信号出力とを備える差分インタフ ェースと、を有するデータインタフェース回路を備える CMOSイメージセンサであって、

前記データインタフェース回路の出力が、シングルエン ドインタフェース出力と差分インタフェース出力の間で 選択可能であるものと、

前記CMOSイメージセンサに接続されて前記データイ ンタフェース回路からの出力信号を受け取る画像処理プ ロセッサーと、を有することを特徴とするCMOSイメ ージング装置。

【請求項9】 前記シングルエンド出力が選択された場 合、おのおのの信号出力線で、クロックサイクル毎に1 10 ピットが転送されること、

を特徴とする請求項8に記載のCMOSイメージング装

【請求項10】 前記差分出力が選択された場合、クロ ックの第1のエッジにおいて全出力ピットの半分が転送 され、前記クロックの第2のエッジにおいて前記出力ピ ットの残り半分が転送され、使用するピンの総数は前記 シングルエンドインタフェースと同じであること、

を特徴とする請求項8に記載のCMOSイメージング装 置。

【請求項11】 シングルエンドおよび差分インタフェ ース回路の組を複数、更に有すること、

を特徴とする請求項10に記載のCMOSイメージング 装骨,

【請求項12】 シングルエンドおよび差分インタフェ ース回路の組を5組有して10本の出力線を駆動するこ ٤.

を特徴とする請求項11に記載のCMOSイメージング

【請求項13】 データ転送幅が、前記CMOSイメー 【請求項5】 シングルエンドおよび差分インタフェー 30 ジセンサの出力のワード幅に設定されていること、

> を特徴とする請求項11に記載のCMOSイメージング 装置。

> 【請求項14】 画像処理方法であって、以下のステッ プを有する:複数のCMOSイメージ検知ピクセルを用 いてアナログ画像信号を形成する;前記アナログ画像信 号を変換して複数のデジタル出力信号を形成する;そし て、

前記デジタル出力信号を、選択に応じて、シングルエン ドまたは差分のインタフェース回路のいずれかを介し 40 て、デジタル画像処理装置に転送する。

【請求項15】 シングルエンド出力が選択された場 合、おのおのの信号出力線で、クロックサイクル毎に1 ピットが転送されること、

を特徴とする請求項14に記載の画像処理方法。

【請求項16】 差分出力が選択された場合、クロック の第1のエッジにおいて全出力ビットの半分が転送さ れ、前配クロックの第2のエッジにおいて前記出力ピッ トの残り半分が転送され、使用するピンの総数は前配シ ングルエンドインタフェースと同じであること、

50 を特徴とする請求項15に記載の画像処理方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、一般的にはインタフェース回路に関する。さらに言えば、本発明は、CMOSイメージセンサから外部のデジタル信号プロセッサへの信号出力を、シングルエンドと差分とで選択可能に提供するインタフェース回路に関する。なお、本願は、米国出願番号 09/062,343 (1998年4月17日出願)の一部継続出願である。

[0002]

【従来の技術】CMOSイメージセンサ(CMOSイメ ージャ)がCCDイメージャに対して優っている点の一 つに、CMOSイメージャチップがデジタル信号処理用 の電気回路を含むことができる、という点がある。実際 問題として、アプリケーションの柔軟性を高めるため に、信号処理はコンパニオンチップ上で実行されること の方が多い。しかし、CMOSイメージャは、アナログ 信号をコンパニオンチップで処理できるデジタルビット ストリームに変換する目的で、アナログデジタル変換器 を組み込んでいることが多い。そして、ディジタル化さ れた情報は、コンパニオンチップあるいはその他の外部 装置(画像の記憶、処理または伝送を行うもの)に転送 される。シングルエンドインタフェースは、データ転送 に関して、最も一般的で最も単純な実現手段である。シ ングルエンドインタフェースの例を図1に示す。CMO Sイメージャ1内のドライバ2は、コンパニオン処理チ ップ3に信号を出力する。受信器4は、その信号を受け 取って、後続の処理に用いるために増幅する。図2は、 上記のシングルエンドインタフェースの、CMOSにお いて可能な実現形態の一つを示す回路図である。

【0003】 差分インタフェースは、シングルエンドインタフェースに比べて、電力およびノイズ発生を最小限に抑えることができるが、通常、必要な信号線の数は2倍となる。図3は、従来の低圧差分信号(LVDS)回路11の例を示す。LVDS11の回路は、差分ペアライン13,15のうちの1本を駆動する電流源11(公称値:3.5mA)を含む。受信器17は、DCインピーダンスが高い(DC電流をソースもシンクもしない)ので、駆動電流の大半は100の終端抵抗R1を流れて、受信器の入力19,21におよそ350mVの電圧を生成する。ドライバ23が切り替えを行うと、それが抵R1を流れる電流の方向が変わり、それによって、有効な「1」または「0」の論理状態が生成される。【0004】 LVDS技術による電力節約には、いる

【0004】 L V D S 技術による電力節約には、いくつかの重要な方法がある。負荷(100Ωの終端抵抗R
1)のために消失する電力は、単に1.2 m W にすぎない。比較すると、R S 4 2 2 ドライバーが普通に、100Ωの終端抵抗に3ボルトを送る場合、電力消費は90m W となり、L V D S の 7 5 倍である。同様に、L V D S 装置 1 1 が必要とする電源電流は、P E C L / E C L 50

装置のおよそ10分の1である。

【0005】負荷および静的なIcc電流において消失する電力は別にして、LVDSはさらに、CMOS電流モードドライバ設計によって、システムが必要とする電力を下げる。この設計は、Iccの周波数成分を大きく低減する。LVDSに関して、Icc対Frequencyのプロットは、カッド装置の場合、実質的には10MHzと100MHxとの間でフラットになる(<50mA、100MHzでドライバ+受信器の総計)。対照的に、シングルエンドの場合、TTL/CMOSトランシーバでは、周波数に対して指数関数的に増加する動的な電力消費が見られる。

【0006】信頼性を保証するのに役立てるため、LVDS受信器17は、ある故障条件の下での出力を間違いなく公知の論理状態(HIGH)とするフェイルセイフ機能を有する。これらの条件には、オープン、ショート、受信器入力の中断が含まれる。ドライバ23が電力を失ったり、使用不能となったり、ラインから外れるなどし、その一方で、受信器17が電源ONのままで入力が中断した状態となっても、フェイルセイフ機能により受信器出力は公知の状態にとどまる。

【0007】LVDS受信器17がフェイルセイフ特徴を持たない場合に故障条件のうちの1つが発生すると、受信器の関値を上回る外部ノイズは、どんなものでも出力を誘発し、エラーを引き起こす可能性がある。フェイルセイフのない受信器はさらに、特定の故障条件の下では振動にすら至ってしまう場合がある。フェイルセイフ機能は、故障条件下での受信器出力を確実にH1GHにして、未知の状態に成らないようにする。

30 【0008】図4は、出願中の米国出願番号 09/062,34 3に記載された好適な実施の形態によるCMOSビデオ 画像検知回路を図示するものである。この電気回路は、 CMOSイメージセンサチップ 5 0 と画像処理チップ 5 2 とを含む。CMOSイメージセンサチップ 5 0 は、典型的な形として、光に反応し、画像を表すアナログ信号を発するCMOSピクセルセンサを多数有している。 そして、これらのアナログ信号は、ADC回路によってAD変換され、デジタル信号Din0, Din1. . . Dinnを作り出す。画像処理チップ 5 2 は、圧縮や色処理など各40 種の画像データ加工処理を実行するデータプロセッサ 5 3を含む。

【0009】プロセッサ53は、ソフトウェアで動作させてもよいし、ハードウェアで実現してもよい。見ての通り、図4の回路は複数のLDVS回路11を用いている。回路11は各々、各自のドライバ54と各自の受信器56とを有する。各ドライバ54は、それぞれに入力信号DinO, Dinl... Dinnを受け取る。これらは、例えば、論理値「1」に対して3.3ボルト、論理値「0」に対して0ボルトといったデジタル論理レベルで

「O」に対してOボルトといったデジタル論理レベルで ク ある。これら信号の状態変化は、差分ライン上をそれぞ れの受信器56に送られる。各受信器56は、それぞれ に出力信号 Douto, Doutl. . . Doutnを生成し、これ ち数百ミリポルトのレベルである。

【0010】イメージャ上には、シングルエンドインタ フェースでなく、図4に示した差分インタフェースを用 いることも可能であるが、既存のイメージプロセッサ装 置は、図1に示す通常のシングルエンドインタフェース のみサポートし、差分インタフェースはサポートしてい ないであろう。イメージャ上に両方のインタフェースを 配置して、両方の種類のコンパニオンチップをサポート できるようにすることは可能だが、それではピンの数が 増えてコストも上がる。

【0011】最長の解決法は、同じ数のピンで(差分イ ンタフェースに比べて2倍の数のピンを要するといった ことなく)、シングルエンドインタフェースと差分イン タフェースのいずれかを選択的にサポートすることので きるインタフェースを実現することであろう。これによ れば、一般に広く使われているシングルエンド画像処理 装置と低ノイズの差分インタフェースとを備える新たな 画像処理装置との両方をサポートする、という柔軟性を 備えることができる。

【0012】使用するデジタルデータインタフェースピ ンを少なくすれば、電力、ICコスト、パッケージコス トそしてPCボードのサイズは最小限にできるはずであ る。

[0013]

【発明が解決しようとする課題】しかしながら、ピンご とのデータレートは、ピンの数に反比例する。データレ ートを高くすれば、電磁障害やチップ出力のグラウンド バウンスなど、より高いノイズの原因となる。そしてま た、デジタルデータインタフェースピンの数がデータの ワードサイズより少なければ、何らかの形の同期処理が たびたび必要となり、これは、システムの複雑さを増 し、コストを上げることにもなる。

【0014】検証済みのイメージャ装置の一つとして、 4 ピットのシングルエンドピクセルデータインタフェー スを有するものがある。データワードサイズは12ピッ トであるので、各ピクセルのデータは3クロックに分け て一度に4ビットずつ転送される。個々のピクセルデー タを転送するのに複数のクロックサイクルが必要とされ るので、ある4ピットの転送が、ピクセルデータの最初 の4ピットか中間の4ピットか最後の4ピットか、画像 処理装置が判定できるように同期コードが必要となる。 こうした同期処理は、システムをより複雑にし、システ ムのコストを増大させる。

【0015】イメージャがより高い解像度を備えるよう ゛になるにつれ、フレームごとのピクセル数も格段に多く なる。ピン当たりのデータレートを合理的な速度に抑え るために、インタフェースは、10ピットピクセルデー

これでもまだ高いので、信号変換時間が短くなったりグ ラウンドバウンスが発生したりするだろう。こうしたこ とはいずれも、イメージャのシリコン基盤にノイズを導 入し、画像内のノイズを増大させる場合がある。

【0016】 差分インタフェースを用いてもよいが、普 通、これはピンの数が 2 倍になるという結果を招く。ピ ット転送ごとに2つのピンが用いられるからである。一 つは「真」値(ノーマル値)のためのもの、もう一つは 「補完」値のためのものである。本発明は上記課題に鑑 10 み、シングルエンド出力と差分出力とをいずれも可能と し、最小限の数のピンしか使用しないように改良された インタフェース回路を提供することを目的とする。

[0017]

【課題を解決するための手段】上記の目的を達成するた めに、本発明は、第1の信号出力線に接続された第1の シングルエンドインタフェースと、第2の信号出力線に 接続された第2のシングルエンドインタフェースと、第 1の出力線に接続された通常信号出力と第2の信号出力 線に接続された補完信号出力とを備える差分インタフェ 20 ースと、を有するデータインタフェース回路であって、 前記データインタフェース回路の出力が、シングルエン ドインタフェース出力と差分インタフェース出力の間で 選択可能であること、を特徴とする。

【0018】これにより、シングルエンド出力と差分出 力とをいずれも可能とし、最小限の数のピンしか使用し ないように改良されたインタフェース回路を実現でき る。

[0019]

【発明の実施の形態】以下の記述は、いかなる当業者で も本発明を製造、使用できるように提供されるものであ り、発明者が熟考の結果として、本発明の実行する場合 の最適な形態と見なすものを開示してある。しかしなが ら、当業者であれば、様々な変更の余地があることは容 易に見て取れるであろう。それは、ここに開示したのが 本発明の基本的な原理、特にCMOSイメージセンサか ら外部のデジタル信号処理装置への信号出力をシングル エンドと差分とで選択可能な形で実現するインタフェー ス回路を提供する、というものだからである。

【0020】本発明は、シングルエンドインタフェース または差分インタフェースのいずれでもありえるデータ インタフェースである。ここで、本発明の好適な実施の 形態を、図5を参照しながら説明する。図5の回路10 0 は、シングルエンド出力とするか差分出力とするか選 択可能である。シングルエンド出力が望ましい場合はE NSE信号が許可され、差分出力が望ましい場合はEN DF信号が許可される。一度に選択できるモードは1つ だけなので、ENSEとENDF信号は相補的であると いえる。したがって、選択された出力の種類を表すには 単一のレジスタピットを用いればよい。インタフェース タの幅まで広げられた。しかしながら、データレートは 50 が最も簡単になるのは、シングルエンドのデータインタ

フェース幅がピクセルのワード幅と等しいときである。 ここでの好適な実施の形態では、データ幅が10ピット なので、10本のピンが使用される。図5は、回路の2 つのピンに関する動作を図示しているが、当業者にとっ ては、必要な電気回路を複製して所望の数の出力ピンを 製造する方法は自明であろう。データビットは全て、ク ロックの一方のエッジ(例えば、クロックの立ち上がり エッジ)において転送される。

【0021】シングルエンドでの動作の場合、内部ディ 4、105によって計時されて、シングルエンド出力ド ライバ106、107が出力信号線を駆動する。そうし て、シングルエンド出力DOおよびD1は、コンパニオ ンチップまたは他のオフチップ電気回路に提供される。 差分電気回路108は不許可となっているので、シング ルエンド動作には干渉しない。

【0022】ただし、差分出力が要求された場合は、差 分電気回路108が許可となり、シングルエンド電気回 路106、107は不許可にされる。差分モードでは、 ピットの半分がクロック一方のエッジにおいて転送さ れ、ピットの残り半分がクロックのもう一方のエッジに おいて転送される。こうしたクロッキング方式だと、シ ングルエンドのインタフェースの場合と比べて使用する ピンの数は同じである。このように、クロックエッジと データ転送との関係が常に一定であれば、明示的な同期 は必要ない。内部ディジタル化信号 I DOおよび I D1は、 フリップフロップ101、102およびマルチプレクサ 103によって計時され、それによって、クロックの立 上りエッジにおいて1つの信号が、下がりエッジにおい ては別の信号が、それぞれ選択されることになる。マル 30 チプレクサ103からの出力は差分インタフェース回路 に提供され、正常出力および補完出力の信号を生成す る。そうして、クロックサイクルの半分ではピットの半 分が差分形式で生成され、クロックサイクルの他の半分 では残りのピットが生成される。このように、差分出力 の生成については、2倍の数のピンを必要とすることな く、データ転送が遅くなる原因となる複雑なピット同期 方式も不要である。

【0023】公知技術のCMOSイメージャは全て、シ ングルエンドインタフェースを使用していた。シングル エンドインタフェースの使用を認めれば、多くの既存外 部デバイスにインタフェースすることができる。差分イ ンタフェースの使用を認めれば、ノイズを低減でき、電 カインタフェースを下げることができる。シングルエン ドと差分とを統合した信号インタフェースであれば、シ ングルエンドのみのインタフェースの場合に比べて必要 なピンの数が増加することはないであろう。データ転送 幅をワード幅に設定すれば、シングルエンドモードであ るか差分モードであるかに関わりなく、クロックエッジ とデータ転送とのタイミング関係は一定とすることがで 50

きる。タイミング関係を固定できれば、明示的な同期処 理の必要はなくなり、そのためのコストも不要となる。 本発明は、インタフェースの柔軟性を高める目的で、図 4に示した差分専用インタフェースの代わりに用いるこ とにしてもよい。

【0024】このように、本実施の形態におけるインタ フェース回路は、シングルエンドインタフェースまたは 差分インタフェースのいずれでもありうるCMOSイメ ージャ用データインタフェースである。シングルエンド ジタル化信号 I DOおよび I D1は、フリップフロップ 1 O 10 インタフェースとしては、既存の外部デバイスの多くと 互換性を備える。さらに、差分インタフェースを実現す ることで、差分信号をサポートする外部デバイスとのイ ンタフェースにおけるノイズの低減と消費電力の低下と が見込める。シングルエンドおよび差分信号の統合イン タフェースの場合、ピンの数はシングルエンドのみのイ ンタフェースに要するピンの数よりも多くはならない。 データ転送幅はワード幅の設定され、それによって、シ ングルエンドおよび差分の両モードにおいて、クロック エッジとデータ転送との時間関係を固定することができ 20 る。シングルエンドモードでは、データはクロックごと に1回転送されるが、差分モードでは、クロックごとに 2回、クロックの各エッジにおいて転送される。 時間関 係が固定なので、明示的にピット同期をとる必要はなく なり、そのためのコストも不要となる。

> 【0025】当業者であれば、上記の好適な実施の形態 について、本発明のその範囲および精神から外れること なく、様々な修正や変形が可能であることは自明であろ う。したがって、添付の特許請求の範囲に開示された範 囲で、本発明を、特にここに記述したのとは別の形で実 施してもよいことは明らかである。

[0026]


【発明の効果】以上の説明から明らかなように、本発明 は、第1の信号出力線に接続された第1のシングルエン ドインタフェースと、第2の信号出力線に接続された第 2のシングルエンドインタフェースと、第1の出力線に 接続された通常信号出力と第2の信号出力線に接続され た補完信号出力とを備える差分インタフェースと、を有 するデータインタフェース回路であって、前記データイ ンタフェース回路の出力が、シングルエンドインタフェ 40 ース出力と差分インタフェース出力の間で選択可能であ ること、を特徴とするので、シングルエンド出力と差分 出力とをいずれも可能とし、最小限の数のピンしか使用 しないように改良されたインタフェース回路を実現でき

【0027】また、上記の本発明のインタフェース回路 において、前記シングルエンド出力が選択された場合に は、おのおのの信号出力線で、クロックサイクル毎に1 ピットが転送され、前記差分出力が選択された場合に は、クロックの第1のエッジにおいて全出力ピットの半 分が転送され、前記クロックの第2のエッジにおいて前 記出力ピットの残り半分が転送されることとすれば、出力に使用するピンの総数はシングルエンドと差分出力とで同じになるので、シングルエンドに必要な数のピンで、シングルエンドと差分との両方のインタフェースを実現できる。

【0028】そして、上記のインタフェース回路をCMOSイメージセンサチップに組み込むこととすれば、シングルエンド出力と差分出力とをいずれも可能とし、最小限の数のピンしか使用しないCMOSイメージセンサチップが得られる。また、本発明のインタフェース回路については、データ転送幅をCMOSイメージセンサの出力のワード幅に設定することとすれば、シングルエンドおよび差分の両出力において、クロックエッジとデータ転送との時間関係を固定することができ、それによって、明示的にピット同期をとる必要がなくなり、そのためのコストも不要となる。

【0029】また、本発明は、第1の信号出力線に接続された第1のシングルエンドインタフェースと、第2の信号出力線に接続された第2のシングルエンドインタフェースと、第1の出力線に接続された通常信号出力と第20信号出力線に接続された補完信号出力とを備える差分インタフェースとを有し、出力がシングルエンドインタフェース出力と差分インタフェース出力の間で選択可能であるデータインタフェース回路を有するCMOSイメージセンサと、前記CMOSイメージセンサに接続されて前記データインタフェース回路からの出力信号を受け取る画像処理プロセッサーとを有するCMOSイメージング装置、とすることもでき、それによって、シング

【図1】



ルエンド出力と差分出力とをいずれも可能とし、最小限の数のピンしか使用しないCMOSイメージング装置を実現できる。

【0030】そして、本発明は、複数のCMOSイメージ検知ピクセルを用いてアナログ画像信号を形成するステップと、前記アナログ画像信号を変換して複数のデジタル出力信号を形成するステップと、そして、前記デジタル出力信号を、選択に応じて、シングルエンドまたは差分のインタフェース回路のいずれかを介して、デジタル画像処理装置に転送するステップとを有する画像処理方法とすることもでき、それによって、シングルエンド出力と差分出力とをいずれも可能とし、最小限の数のピンしか使用しない画像処理方法を実現できる。

【図面の簡単な説明】

【図1】CMOSの中に組み込まれた典型的なシングルエンドインタフェースを示す図である。

【図2】図1のシングルエンドインタフェースの回路図である。

【図3】差分インタフェース回路の回路図である。

7 【図4】図3の差分インタフェース回路をイメージャ適用した例を示す図である。

【図5】本発明の実施の形態による回路図である。

【符号の説明】

100 回路


101、102、104、105 フリップフロップ

103 マルチプレクサ


106、107 シングルエンド電気回路

108 差分電気回路


[図2]




[図3]



[図4]



[図5]



フロントページの続き

(72)発明者 フェリー グナワン
アメリカ合衆国 カリフォルニア州
92707 サンタアナ サウスフラワースト
リート 3810 アパートメント ジー

(72)発明者 ディノ ディ トロッタアメリカ合衆国 カリフォルニア州92627 コスタメサ サンタイザベル 308ユニット エーツー